(11)Publication number:

07-046856

(43) Date of publication of application: 14.02.1995

(51)Int.CI.

H02M 7/48 H02P 7/63

(21)Application number: 05-208906

(71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing:

30.07.1993

(72)Inventor: SASAKI KUNIHIKO

(54) DIGITAL PWM CIRCUIT

(57) Abstract:

PURPOSE: To enhance the resolution of a PWM circuit through small circuitry without increasing the rate of clock pulse CLK by comparing a carrier signal with art effective reference amount to produce a PWM signal. CONSTITUTION: When a CPU 1 is set to 16 bits and operational counters 4, 5 are set to 12 bits, the CPU 1 calculates the current diference Δi for each phase based on the present currents IU, IV measured by an A/D converter 6 and a current command sine wave every Te time and conducts current compensation operation such that the current control system is stabilized with high response. The operation results are stored as a 16 bit control amount S in a RAM 3 and subsequently subjected to data processing by means of 12 bit subtraction counters 4, 5 to produce a PWM output. Least significant 4 bits are then omitted from the PWM output to produce a 12 bit reference value (s) stored in the RAM 3. The number of output times, equal to the least significant 4 bits, is also generated and stored in

ACM AND THE PART OF THE PART O

the RAM 3. This constitution increases the PWM carrier frequency to enhance the PWM resolution.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-46856

(43)公開日 平成7年(1995)2月14日

審査請求 未請求 請求項の数1 FD (全 8 頁)

(21)出願番号

特願平5-208906

(22)出願日

平成5年(1993)7月30日

(71)出願人 000000376

オリンパス光学工業株式会社 東京都渋谷区幡ヶ谷2丁目43番2号

(72) 発明者 佐々木 邦彦

東京都渋谷区幡ヶ谷2丁目43番2号 オリ

ンパス光学工業株式会社内

(74)代理人 弁理士 奈良 武

(54) 【発明の名称】 デジタル式 PWM回路

(57)【要約】

【目的】 クロックパルスを速くすることなく、小さな 回路規模でPWM回路の分解能を上げる。

【構成】 演算周期Te毎に電流偏差値から制御量を求める補償演算手段と、2×Tc≦Tcのキャリア信号を発生するキャリア信号発生手段と、上記制御量を有効基準量に変換するデータ変換手段と、上記キャリア信号と有効基準量とを比較しPWM信号を生成するPWM信号を成手段とを設け、1演算周期Te内で異なるPWM信号を出力する。



【特許請求の範囲】

【請求項1】 電動機の相入力電流を周波数制御するPWM回路において、演算周期Te毎に電流偏差値から制御量を求める補償演算手段と、2×Tc≦Teなる周期Tcのキャリア信号を発生させるキャリア信号発生手段と、前記制御量を有効基準量に変換するデータ変換手段と、前記キャリア信号と前記有効基準量とを比較しPWM信号を生成するPWM信号を出力することを特徴とするデジタル式PWM回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電動機をデジタルによりPWM駆動するデジタル式PWM回路に関する。

[0002]

【従来の技術】以下、図7及び図8に従って従来のデジタル式PWM回路を説明する。図7は従来のデジタル式PWM回路のブロック構成図である。図では1相分のPWM回路のみ記述してある。図中、1はCPU、2はROM、3はRAM、4、5は減算カウンタ、6はA/D 20コンバータ、7は反転回路である。fcは仮想三角波を発生するためのキャリア周波数、CLKはカウンタを減算するためのクロックパルスである。図8は従来例の動作を説明するタイムチャートである。

【0004】減算カウンタ4、5は各々GATE。、GATE,信号のL→Hへの変化信号により出力OUT。、OUT,のH→Lにし、セットされたデータの減算カウント開始する。0になったならば出力OUT。、OUT,をL→Hに変化させるタイプのカウンタであるため、図8(c)に示したように、キャリア周波数の「cのL→Hの変化により減算カウンタ4は動作開始し、t,時間後OUT。出力をL→Hに変化させる。

【0005】又、図8(d)に示したように、減算カウンタ4のOUT。出力がL→日に変化したことにより減算カウンタ5のGATE、がL→日となって動作を開始し、t 。時間後OUT、出力をL→日に変化させる。こ 50

の時間t。時間がPWMパルスで出力FETの下アームON時間となる。このカウンタはGATE入力により再トリガー可能であるため、カウント値はキャリア周波数fclパルスにつき1回セットする必要がないため、キャリア周波数が高い場合でもPWM動作を行うのでt,、t。のカウントへのセットがキャリア周波数に間に合わなくても正常動作を実施することができる。

[0006]

【発明が解決しようとする課題】しかし、PWM回路の 10 分解能を更に上げようとすると、キャリア周波数fc、 クロックパルスCLKを非常に速くしなければならず、 そのために回路規模が大きくなったり、コストが上昇す るといった問題が出てくる。

【0007】本発明は以上のような問題を解決するためになされたもので、クロックパルスCLKを速くすることなく小さな回路規模でPWM回路の分解能を上げることができるデジタル式PWM回路を提供することを目的とする。

[0008]

【課題を解決するための手段】本発明に係るデジタル式PWM回路は、演算周期Te毎に電流偏差値から制御量を求める補償演算手段と、PWMの搬送周期であり2×Tc≦Teなるキャリア周期Tc(キャリア周波数fc= I /Tc)のキャリア信号を発生させるキャリア信号発生手段と、前記制御量を有効基準量に変換するデータ変換手段と、前記キャリア信号と前記有効基準量とを比較しPWM信号を生成するPWM信号生成手段とから成る。

[0009]

【作用】本発明によるデジタル式PWM回路によれば、まず補償演算手段により、電流指令値と電動機へ流す相電流との差をとって電流偏差値を求め、個々のシステムに応じたゲイン、位相の操作を行い最適な制御量Sを求める。制御量Sはデータ変換手段により、PWM信号変換手段で出力できるn ビットに収めるために下位ビットを切り捨てた後の値s と、s に l を加えた値 (s+l) と、切捨てられる下位ビットの値r とに変換される。これらのs、(s+l)、r は制御量Sと同様、演算周期r を毎に更新される。

【0010】ここで単純に $Te=Tc*2^{\times}$ の場合を考えるとすると、演算周期Teの間に、キャリア周期TcのPWM信号は 2^{\times} 回出力する。データ変換手段より得られた値(s+1)は、キャリア信号と比較してPWM信号生成手段からPWM信号を出力することをr回繰り返す。その後、値sがキャリア信号と比較してPWM信号生成手段からPWM信号を出力することを($2^{\times}r$)回繰り返す。この動作により、演算周期Teの間のPWM信号の平均値は、次の式1で求められ、これは制御量Sに等しい。

[0011]



$$\frac{(s+1) \cdot r + s \cdot (2^{N} - r)}{2^{N}} = s + \frac{r}{2^{N}}$$

【0012】これにより、1回の出力ではnビットの分 解能であったものが、1演算周期Teでは(n+N)ビ ットの分解能を持つことになる。

[0013]

図3に示す。図1は、本発明の実施例1によるデジタル 式PWM回路のハードウェア構成図である。本図では1 相分のPWM回路のみ記述してある。図1に於て、1~ 7、fc、CLKは図7の同一符号と同じ部分である。 ここでは、CPU1を16ビット、演算カウンタ4、5 を12ビット、fcを20KHz、CLKを82MHz として考える。8はタイマであり、時間Tcをカウント しTc毎にCPU1に割込みをかける。

【0014】図2は、本発明の実施例1によるデジタル 式PWM回路のCPU1が動作させる一連の処理を表す 20 フローである。図2に於て、A. は主制御フローであ り、電流値を検出し(a-2)参照)電流偏差(a-3) 参照) や電流補償の演算を行い (a-4) 参照) P WM出力様のデータを生成する(a-5)参照)、とい う処理を時間Tc毎に繰り返す。B. は割り込み出力フ ローであり、主制御フローA. で得られたPWM出力様 データに従ってPWM波形を出力するという処理を時間 T c 毎に割込み処理で繰り返す。

【0015】図3は本発明の実施例1によるデジタル式 PWM回路の動作を示すタイミングチャートである。図 30 3 に於て、 h 1 ~ h 1 7 は時間 T c 毎に区切った時間の 区間であり、適当な古い区間から順番に h 1、 h 2、 h 3 · · · h 1 7 とした。

【0016】以下、図1、図2及び図3に従って動作を 説明する。まず図示しない電流が投入されると、電装系 全体のリセットが解除され、図2a-1)に示すように CPU1の初期設定(イニシャライズ)が行われる。そ の後、CPU1は時間Te毎にa-2)~a~5)の処 理を繰り返す。

【0017】時間Te毎に繰り返される処理について、 以下に述べる。図2の図a-2)~a-4)に示すよう に、CPU1により、A/Dコンバータ6による現在電 流Ⅰи、Ⅰνの測定及び電流指令正弦波の発生により各 相の電流偏差Aiを計算し、電流制御系が安定、高応答 となるように電流補償演算を行う。演算結果は16ビッ トの制御量SとしてRAM3に格納される。

【0018】ここで、fc20KHz、PWM出力分能 16ビットを必要とした場合、従来のPWM回路ではC LKは1310MHzとなり実現し難い。

【0019】そこで、実用的にCLKは82MHz と

し、減算カウンタ4、5を12ビットとする。a-5) では、16ビットの制御量Sを12ビットの減算カウン タ4、5を用いてPWM出力するためのデータ処理を行 う。まず16ビット制御量Sの下位4ビットを切捨て て、12ビットの基準値sを生成しRAM3に格納す る。また切捨てられる下位4ビットの値に等しい出力回 数rも生成しRAM3に格納する。以上が、主制御フロ -A. による動作である。

【0020】次に、図2の割込み出力フローB. にした 【実施例1】以下、本発明の実施例1を図1、図2及び 10 がってCPU1の割込み処理について述べる。a-1) イニシャライズ処理の後で割込み処理が許可されて、時 間T c 毎に割込み出力フローB. の動作を繰り返す。割 込み出力フローBでは制御量Sが1回演算される間つま り時間Teに、基準値sを(2⁴-r)回、基準値に1 を加えた値 (s+1) を r 回、 PWM出力する動作を行 う。b-1, b-4)では、主制御フローA. により制 御量Sが更新されてから、何回減算カウンタ4、5に値 をセットしたかを判定し、その回数に応じてb-2), b-5), b-6のように基準値 s あるいは基準値に1 を加えた値 (s+1) を減算カウンタ4.5にセットす る。値をセットした回数が下位4ビットの値r以下の場 合には、基準値に1を加えた値(s+1)を減算カウン タ4、5にセットする。値をセットした回数が下位4ビ ットの値rより多い場合には、基準値sを減算カウンタ 4、5にセットする。図3に示したように、時間Teの 間に減算カウンタ4、5にセットする値を2⁴種類変え ることで、4ビット分細かい分解能でPWM出力できる ことが分かる。

> 【0021】減算カウンタ4、5に値がセットされてか ら、PWM波形が生成されるまでについては、従来技術 と同様であり、U、XUには図示しないFETブリッジ のU相FETを駆動するゲートドライバーに接続されて おり、U、XUはそれぞれU相上アームFETのON時 間、U相下アームFETのON時間制御している。その 詳細についてはここでは省略する。

【0022】以上述べたように、実施例1により、クロ ックCLKを実用的な周波数に選んでも、PWM搬送周 波数を高め、PWM分解能を細かくすることが可能とな る。全てデジタル回路でPWM波形を生成しているので 40 チップ化しやすく、小型化も可能となる。

[0023]

【実施例2】以下、本発明の実施例2を図4、図5及び 図6にて示す。図4は、本発明の実施例1によるデジタ ル式PWM回路のハードウェア構成図である。本図では 1相分のPWM回路のみ記述してある。図4に於て、1 ~8、 fc、 CLKは図1の同一符号と同じ部分であ る。CPU1を16ビット、減算カウンタ4、5を12 ビット、fcを20KH2、CLKを82MH2として 考える。

【0024】図5は、本発明の実施例2によるデジタル 50

式PWM回路のCPU1が動作させる一連の処理を表す フローである。図5に於て、C. は主制御フローであ り、電流値を検出し(a-2)参照)、(a-3)参 照) や電流補償を行う電流偏差 (a-4) 参照)、とい う処理を時間Te毎に繰り返す。D. は割込み出力フロ ーであり、主制御フローC. で得られた制御量Sに従っ てPWM出力のデータ生成し (a-5) 参照)、PWM

波形を出力する (b-1) ~b-7) 参照)、という処 理を時間Tc毎に割込み処理で繰り返す。図6は、本発 明の実施例2によるデジタル式PWM回路の動作を示す 10 タイミングチャートである。

【0025】以下、図4、図5及び図6に従って動作を 説明する。まず図示しない電源が投入されると、電装系 全体のリセットが解除され、図5のa-1) に示すよう にCU1の初期設定 (イニシャライズ) が行われる。そ の後、CPU1時間Te毎にa-2)~a-4)の処理 を繰り返す。

【0026】時間Te毎に繰り返される処理について、 以下に述べる。図5のa-2) $\sim a-4$) に示すよう に、CPU1により、A/Dコンバータ6による現在電 20 流Iu、Ivの測定及び電流指令正弦波の発生により各 相の電流偏差 A i を計算し、電流制御系が安定、高応答 となるように電流補償演算を行う。演算結果は16ビッ トの制御量SとしてRAM3に格納される。以上が主制 御フローC. による動作である。次に、図5の割込み出 カフローD. にしたがってCPU1の割込み処理につい て述べる。a-1) イニシャライズ処理の後で割込み処 理が許可されて、時間Tc毎に割込み出力フローDの動 作を繰り返す。 a - 5) では、16ビットの制御量Sを 12ビットの減算カウンタ4、5を用いてPWM出力す 30 示すタイミングチャートである。 るためのデータ処理を行う。まず16ビット制御量Sの 下位4ビットを切捨てて、12ビットの基準値sを生成 しRAM3に格納する。また切捨てられる下位4ビット の内上位2ビットの値に等しい出力回数rも生成しRA M3に格納する。

·【0027】b-1)~b-7)では制御量Sが1回演 算される間に、基準値に1を加えた値(s+1)をr 回、基準値sを(2²-r)回、PWM出力する動作を 行う。b-1)、b-4) では、主制御フローC. によ り制御量Sが更新されてから、何回減算カウンタ4,5 40 に値をセットしたかを判定し、その回数に応じてbー b-5)、b-6)のように基準値sあるいは基 準値に1を加えた値(s+1)を減算カウンタ4、5に セットする。値をセットした回数が値r以下の場合に は、基準値に1を加えた値(s+1)を減算カウンタ 4. 5にセットする。値をセットした回数が値ェより多 い場合には、基準値 s を減算カウンタ4、5にセットす る。図6により、時間Teの間に減算カウンタ4、5に

セットする値を2°種類変えることで、2ビット分細分 解能でPWM出力できることが分かる。

6

【0028】ここで、fc20KHz、PWM出力分解 能14ビットを必要とした場合、従来のPWM回路では CLK328MHz が必要となるが、実施例2によれば CLK82MHzでよく実用的なCLKを用いることが できる。減算カウンタイ、5に値がセットされてから、 PWM波形が生成されるまでについては、従来技術と同 様でありここでは省略する。

【0029】以上述べたように、実施例2により、クロ ックCLKを実用的な周波数に選んでも、PWM搬送周 波数を高め、PWM分解能を細かくすることが可能とな る。全てデジタル回路でPWM波形を生成しているので チップ化しやすく、小型化も可能となる。また、実施例 1よりも制御量Sの更新時間(電流制御系サンプリング タイム)が短くて済み、デジタルサーボ系で問題となる 無駄時間を短くできる。

[0030]

【発明の効果】以上のように、本発明によれば、クロッ クCLKを実用的な周波数に選んでも、PWM搬送周波 数を高め、PWM分解能を細かくすることが可能とな り、安価で高搬送周波数、高精度のデジタル式PWM回 路ができる。

【図面の簡単な説明】

【図1】本発明の実施例1によるデジタル式PWM回路 のブロック構成図である。

【図2】実施例1によるデジタル式PWM回路のCPU 1が動作させる一連の処理を表すフローである。

【図3】実施例1によるデジタル式PWM回路の動作を

【図4】本発明の実施例2によるデジタル式PWM回路 のブロック構成図である。

【図5】実施例2によるデジタル式PWM回路のCPU 1が動作させる一連の処理を表すフローである。

【図6】実施例2によるデジタル式PWM回路の動作を 示すタイミングチャートである。


【図7】従来のデジタル式PWM回路のブロック構成図 である。

【図8】従来例の動作を説明するタイムチャートであ る。


【符号の説明】

- 1 CPU
- 2 ROM
- 3 RAM
- 4.5 減算カウンタ
- 6 A/Dコンバータ
- 7 反転回路


【図1】




【図3】




【図4】




【図6】



【図2】




【図5】




...



[図7]



【図8】





【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第4区分

【発行日】平成13年7月19日(2001.7.19)

【公開番号】特開平7-46856

【公開日】平成7年2月14日(1995.2.14)

【年通号数】公開特許公報7-469

【出願番号】特願平5-208906

【国際特許分類第7版】

HO2M 7/48

H02P 7/63 302

[FI]

H02M 7/48

H02P 7/63 302 K

302 L

【手続補正書】

【提出日】平成12年7月28日(2000.7.28)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】ここで単純に $Te=Tc*2^N$ の場合を考えるとすると、演算周期Teの間に、キャリア周期TeのPWM信号は 2^N 回出力する。データ変換手段より得られた値(s+1)は、キャリア信号と比較してPWM信号生成手段からPWM信号を出力することをTe回繰り返す。その後、値Sがキャリア信号と比較してPWM信号生成手段からPWM信号を出力することを(2^N-Te)回繰り返す。この動作により、演算周期Teの間のPWM信号の平均値は、次の式1で求められ、これは制御量Sに等しい。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】次に、図2の割込み出力フローB. にした がってCPU1の割込み処理について述べる。a-1) イニシャライズ処理の後で割込み処理が許可されて、時 間Tc毎に割込み出力フローB.の動作を繰り返す。割 込み出力フローBでは制御量Sが1回演算される間つま り時間Teに、基準値sを(2¹-r)回、基準値に1 を加えた値 (s+1) を r 回、 PWM出力する動作を行 う。b-1, b-4) では、主制御フローA. により制 御量Sが更新されてから、何回減算カウンタ4、5に値 をセットしたかを判定し、その回数に応じてb-2), b-5), b-6のように基準値 s あるいは基準値に1 を加えた値(s+1)を減算カウンタ4,5にセットす る。値をセットした回数が下位4ビットの値 r 以下の場 合には、基準値に1を加えた値(s+1)を減算カウン タ4.5にセットする。値をセットした回数が下位4ビ ットの値rより多い場合には、基準値sを減算カウンタ 4,5にセットする。図3に示したように、時間Teの 間に減算カウンタ4、5にセットする値を2 4 種類変え ることで、4ビット分細かい分解能でPWM出力できる ことが分かる。